执行菜单命令file→export→logic.....如图：
弹出exportlogic对话框，选择designentryCIS选项，exportdirectory选择输出网表的路径，然后单击exportdirectory按钮。
导出完毕后，单击close按钮，关闭对话框。
用orcad打开与PCB相对应的原理图，执行菜单命令tools→backannotate.....，在弹出的backannotate对话框中打开PCBeditor选项卡，如图：
PCBeditorboardfile：指定重新编号后的bar文件。
Netlist：指定bra导出的网表路径。
Output：指定输出的swap文件。
Updateschematic：更新原理图。
Viewoutput（.SWP）file：浏览输出文件记录。
单击“确定”按钮，完成反标。
Cadence设计时一般不主张在PCB文件中更改网络连接关系，不过Autorename仍然时非常实用的功能，按照布局重排位号，可以让PCB的丝印标识更清晰，容易检查，位号定位，方便维修。
联系电话：